ريسك-فايف
ريسك-فايف (بالإنجليزية: RISC-V) هي بنية مجموعة تعليمات (Instructions Set Architecture) حرة ومفتوحة المصدر تستند إلى مبادئ الحوسبة المحددة ريسك.[1][2] خلاف مُعظم معايير بينة مجموعة التعليمات (ISA) يمكن استخدام معيار RISC-V ISA بحرية لأي غرض، ما يعني حرية كاملة في تصميم وتصنيع وبيع رقائق ريسك-فايف وبرمجتها. لا يُعتبر ريسك-فايف أول بنية مجموعة تعليمات مفتوحة، وتكمل أهميته في أنه صُمم ليستعمل على مجموعة واسعة الأجهزة. تحتوي مجموعة التعليمات أيضًا على مجموعة كبيرة من برامج الدعم، والتي تتجنب الضعف المعتاد في مجموعات التعليمات الجديدة. بدأ المشروع في عام 2010 في جامعة كاليفورنيا بـبيركلي، ولكن العديد من المساهمين هم من المتطوعين وعمال الصناعة خارج الجامعة. صُمم جهاز RISC-V ISA مع تطبيقات في العالم الحقيقي صغيرة وسريعة وقليلة الطاقة، ولكن بدون تصميم معماري أكثر من أجل أسلوب معماري دقيق معين.
| ريسك - فايف | |
|---|---|
 | |
| المصمم | جامعة كاليفورنيا (بركلي) |
| سنة العرض | 2010 |
| مفتوح | نعم |
| السجلات | |
تعديل مصدري - تعديل  | |
أصل التسمية
عدلتعود كلمة ريسك (بالإنجليزية: RISC) إلى اختصار جملة حاسوب مجموعة التعليمات المخفضة (بالإنجليزية: Reduced Instruction Set Computer)، بينما يمثل الحرف V اللاتيني رقم 5 بنظام العد الروماني، حيث يُشير العدد للجيل الخامس من تقنية "حاسوب مجموعة التعليمات المخفضة"، التي طورت منذ عام 1981 في جامعة كاليفورنيا في بركلي.[3]
انظر أيضًا
عدلالمراجع
عدل- ^ "معلومات عن ريسك - فايف على موقع babelnet.org". babelnet.org. مؤرشف من الأصل في 2020-01-08.
- ^ "معلومات عن ريسك - فايف على موقع linkedin.com". linkedin.com. مؤرشف من الأصل في 2019-03-25.
- ^ Urquhart, Roddy (29 Mar 2021). "What Does RISC-V Stand For?". Semiconductor Engineering (بالإنجليزية الأمريكية). Archived from the original on 2022-11-01. Retrieved 2022-11-01.
مصادر
عدل- لماذا نحتاج ريسك- فايف: https://hackernoon.com/why-we-need-risc-v-f94e3929891b
- أشياء عن ريسك في: https://www.electronicdesign.com/embedded-revolution/11-myths-about-risc-v-isa
وصلات خارجية
عدل
.svg){kind=icon}
 | هذه بذرة مقالة عن عتاد الحاسوب بحاجة للتوسيع. فضلًا شارك في تحريرها. |